- VHDL - IEEE1076-1987,1993,2002
- VHDL - IEEE1364-1995
- Verilog 2001 with PLI V2.0
- System Verilog 3.1
- SystemC
- AHDL
Estes e outros fornecedores de padrões HDL específicos: CPLD, FPGA, Gate array, Standard cell ASIC e projetos de ASIC customizado.
Desenvolver projetos em nível RTL apoiado em HDL Tools comum existentes no mercado.
Realizar verificação funcional, modelagem do dispositivo, modelagem em nível de sistema e em requisitos de timing-signoff/verification.
Desde projetos de interface simples de CPU até complexos SoC multi-million gates, podem ser realizados usando vários pacotes de CAD escolhidos pelo usuário, usando uma configuração hierarquica combinando descrições em VHDL e Verilog, ao mesmo tempo com módulos baseados em circuitos esquemáticos.
Cada vez mais observamos projetos sofisticados utilizando as tecnologias FPGA e FPSoC com os chips da Actel, Altera e Xilinx.
Solucionar problemas de perfomance em FPGA tais como temporização causada pela alta utilização do dispositivo combinado com altas velocidades de clock.
Os programadores devem desenvolver scripts customizados para auxiliar no condicionamento das restrições do projeto, ajustar o posicionamento (placement) do módulo, analizar o roteamento, etc.
